

Descripción de los Estados

1. **ST_IDLE (Reposo):** Estado inicial de sincronización física. Los registros internos, el bus de datos y el contador de bits (bit_cnt) se inicializan en cero mientras la señal de reset permanezca activa.
2. **ST_WAIT_LRCK (Espera de Canal):** El sistema monitorea la señal LRCK (Left/Right Clock) buscando un cambio de estado eléctrico (flanco). Esto determina con precisión matemática si los datos seriales entrantes corresponden al canal izquierdo o derecho.
3. **ST_READ_LEFT (Captura Canal Izquierdo):** Con cada flanco activo del reloj de bits (BCK), el módulo desplaza el bit presente en DIN hacia un registro de corrimiento interno de 24 bits. El contador se incrementa en cada paso. Al alcanzar los 24 bits, la muestra izquierda queda armada.
4. **ST_READ_RIGHT (Captura Canal Derecho):** Realiza la misma operación de corrimiento para los siguientes 24 bits pertenecientes al canal derecho. Al terminar el bit número 24, el estado transfiere los registros internos a los puertos de salida (data_l y data_r), genera un pulso en data_ready para avisar a los filtros FIR que procesen la información, y regresa a esperar el siguiente ciclo.